


ЦИФРОВА СХЕМОТЕХНИКА

ЛЕКЦИЯ #7

Асинхронни JK тригери от RS тригер /ляво/ и директна структура /дясно/



$$Q_{SR}^{t+1} = S \vee \bar{R}Q^t$$

$$\bar{Q}_{SR}^{t+1} = R \vee \bar{S}Q^t$$

$$Q_{JK}^{t+1} = J\bar{Q}^t \vee \bar{K}Q^t$$

$$\bar{Q}_{JK}^{t+1} = KQ^t \vee \bar{J}\bar{Q}^t$$

SR	00	01	11	10
Q ^t	0	0	x	1
0	0	0	x	1
1	1	0	x	1

JK	00	01	11	10
Q ^t	0	0	1	1
0	0	0	1	1
1	1	0	0	1

$J=0, K=0 \rightarrow \bar{S}'=1, \bar{R}'=1$ (памет);


$J=1, K=0$ ($Q^t=1; S'^t=0$) $\rightarrow S=1, (\bar{R}'^t=1) \rightarrow$
 $S'^{t+1}=0 \rightarrow Q^{t+1}=1;$

($Q^t=0; S'^t=1$) $\rightarrow S=1, (\bar{R}'^{t+1}=1)$, тъй като
 в другото рамо $K=1, R=1, S'^t=1$) $S'^{t+1}=0 \rightarrow Q^{t+1}=1$

$J=0, K=1$ ($Q^t=1; R'^t=0$) $\rightarrow R=1, (\bar{S}'^t=1) \rightarrow$
 $R'^{t+1}=0 \rightarrow \bar{Q}^{t+1}=1$ ($Q^{t+1}=0$);


($Q^t=0; R'^t=1$) $\rightarrow R=1, (\bar{R}'^{t+1}=0)$, тъй като
 в другото рамо $J=1, S=1, R'^t=1$) $R'^{t+1}=0 \rightarrow Q^{t+1}=0$

$J=1, K=1$ ($Q^t=1, S'^t=0 \rightarrow Q^{t+1}=0$ (смяна съст.);
 $Q^t=0, S'^t=1 \rightarrow Q^{t+1}=1$ (смяна съст.)



Т – тригери


Получаване от JK, D и RS тригери



$$Q^{t+1}_{JK} = J\bar{Q}^t \vee \bar{K}Q^t$$

$$Q^{t+1}_T = T\bar{Q}^t \vee \bar{T}Q^t$$


\downarrow \downarrow
 \downarrow \downarrow



$$Q^{t+1}_D = D$$

$$Q^{t+1}_T = T\bar{Q}^t \vee \bar{T}Q^t = 1 \cdot \bar{Q}^t \quad (T=1)$$

$\xrightarrow{\hspace{2cm}}$





$$Q^{t+1}_{SR} = S \vee \bar{R}Q^t$$

$$Q^{t+1}_T = T\bar{Q}^t \vee \bar{T}Q^t \quad (T=1)$$





\downarrow \downarrow
 \downarrow \downarrow

Синхронни по ниво тригери (enabled / gated / с “логическо” разрешение)

! Основен проблем при синхронните по ниво структури – липса на шумозащитеност на системно ниво. Възможност за промяна стойността на информационните входове през цялото време, през което $E=high$.



Синхронни по ниво тригери (enabled / gated / с “логическо” разрешение)




- Допълнителни проблеми в горната схема:
- голямо общо закъснение (3 гейта/ЛЕ);
 - нееднакво закъснение при всички преходи (2 или 3 гейта);
 - възможни са състезания на сигнали (hazards)


Синхронни по ниво тригери (enabled / gated / с “логическо” разрешение)

Earle тригер


Схема с намалено закъснение (2 гейта) и липса на състезания на сигнали (hazard-free структура)






Синхронни тригери. Синхронни по фронт схеми





R	S	CLK	Q^{t+1}	действие
0	0	↑	Q^t	памет
0	1	↑	1	уст. в 1
1	0	↑	0	уст. в 0
1	1	↑	0	забранено



Синхронни по фронт тригери /RS тригер/






Синхронни по фронт тригери /D тригер – схемно решение на Texas Instruments в ИС 7474/





Схемно решение на **синхронен по преден фронт D-тригер** с асинхронни входове за нулиране и привеждане в единица (positive edge triggered flip-flop with preset and clear) на фирмата **Texas Instruments**

Синхронни по фронт тригери – D тригери с ПЕ (АК)





Синхронни по фронт тригери

MS D-тригер с ПЕ





Асинхронно управление на синхронни тригерни структури

! Изискване (системно) – начално установяване на устройството (т.е. на всички тригери в него): нулиране, привеждане в конкретно състояние




Състезания на сигнали в тригерни структури (пример)



Двустъпални тригери


Master-Slave структури, *pulse-triggered flip-flops*

RS MS тригер



Master тригерът реагира



Slave тригерът прехвърля инф. в изхода



R	S	CLK	Q^{t+1}
0	0		Q^t
0	1		1
1	0		0
1	1		X



Двустъпални тригери

Примерна JK MS структура. Времени параметри на тригери




Несиметрични тригери

Принцип на схемите с хистерезис. Необходимост/функции



Несиметрични тригери



Принцип на схемите с хистерезис. Схема с ОУ



$$\beta = \frac{R_1}{R_1 + R_2} \quad U_{оп} = \beta \cdot u_o$$

Нека $u_o = U^1$ и $u_i \uparrow$
 $U_{оп} = \beta \cdot U^1 = \beta \cdot V_{CC}$

Нека $u_o = U^0$ и $u_i \downarrow$
 $U_{оп} = \beta \cdot U^0 = -\beta \cdot V_{EE}$





$$\epsilon_1 = \frac{R_1}{R_1 + R_2} V_{CC},$$

$$\epsilon_2 = -\frac{R_1}{R_1 + R_2} V_{EE}$$

Несиметрични тригери


ТШ с ОУ. Амплитуден хистерезис. Шумоустойчивост. Регулиране на праговете



$$\Delta U_{ш} = \beta \cdot V_{CC} - (-\beta \cdot V_{EE}) = \beta \cdot (V_{CC} + V_{EE})$$




Несиметрични тригери

ТШ с ОУ. Амплитуден хистерезис. Шумоустойчивост



Несиметрични тригери

Транзисторен тригер е емитерна връзка




$$U^0 = U_{RE} + U_{CESAT}; \quad U_{RE} = \frac{R_E}{R_E + R_{C2}} V_{CC}$$

$$\varepsilon_1 = U_{RE} + U_{BE0} = \frac{R_E}{R_E + R_{C2}} V_{CC} + U_{BE0}$$

$$U^1 = V_{CC}$$

$$\varepsilon_2 = E_0 + \frac{R_E}{R_E + R_{C1}} (V_{CC} - U_{BE0})$$

Несиметрични тригери ТШ с MOS/CMOS ЛЕ




$$\beta \cdot A_U > 1 \Rightarrow \frac{R_1 + R_2}{R_1} < A_U$$

$$U_T = u_i \frac{R_2}{R_1 + R_2} + u_o \frac{R_1}{R_1 + R_2} = \frac{u_i R_2 + u_o R_1}{R_1 + R_2}$$

$$\varepsilon_1 = U_T \frac{R_1 + R_2}{R_2} - U^0 \frac{R_1}{R_2}$$



$$\varepsilon_2 = U_T \frac{R_1 + R_2}{R_2} - U^1 \frac{R_1}{R_2} .$$

$$\Delta U = \varepsilon_1 - \varepsilon_2 = (U^1 - U^0) \cdot (R_1 / R_2)$$







Несиметрични тригери

ТШ с RS тригер с MOS транзистори (примерно решение)




Несиметричні тригери

Схеми с “времени” (time-domain) хистерезис. Принцип




Несиметрични тригери

Схеми с “времеви” (time-domain) хистерезис. Обобщена схема




Несиметрични тригери

Схеми с “времеви” (time-domain) хистерезис. Схема с ОУ





$$R_1 \cdot R_4 = R_2 \cdot R_3$$



Логически схеми с хистерезис

Предназначение, ПХ, обобщена структура на ЛС с хистерезис в TTL базис



Логически схеми с хистерезис

Интегрална реализация в TTL-базис

