



МНОГОЯДРЕНИ ПРОЦЕСОРИ И ПЛАТФОРМИ




ПРОФ. ПЛАМЕНКА БОРОВСКА
КАТЕДРА
“КОМПЮТЪРНИ СИСТЕМИ”




Развитие на технологиите за производството на интегрални схеми

- Удвояване на производителността на процесорите на всеки 18-24 месеца в съответствие със закона на Мур
- Най-значителното подобряване на производителността е получена в периода 1983-2002г. в резултат на повишаването на тактовата честота на процесорите от 5 MHz до 3 GHz и на увеличаването на броя инструкции, изпълнявани за един машинен цикъл
- От 2002г. увеличаването на тактовата честота на процесорите посредством технологични подобрения доведе до значителни разсейвани мощности, а следователно и до проблеми с охлаждането


Енергийна ефективност на производителността на процесор с едно ядро при вариране на тактовата му честота



Сравнение на енергийната ефективност на производителността на процесор с едно ядро и на двуждрен процесор при вариране на тактовата честота




Мотиви за развитието на многоядрените архитектури




ПОВИШАВАНЕ НА
ПРОИЗВОДИТЕЛНОСТТА




МНОГОЯДРЕНИ ПРОЦЕСОРИ (МНОГОНИШКОВИ ПАРАЛЕЛИЗМИ)



СТЕНА НА ПАМЕТТА



СТЕНА НА
ПАРАЛЕЛИЗМИТЕ В
ИНСТРУКЦИОННИЯ ПОТОК



ТЕРМАЛНА СТЕНА



Комерсиални продукти

- Първият двуядрен процесор *POWER4* е произведен от *IBM* през 2001 г., последван от двуядрените процесори *POWER5* (2004г.) и *POWER6* (2007г.).
- Компаниите *IBM*, *Sony* и *Toshiba* създадоха "клетъчния процесор" (*Cell processor*), представляващ 9-ядрен процесор, включващ едно универсално *PowerPC* ядро и 8 специализирани ядра, оптимизирани за векторни операции и наричани *синергистични процесорни единици* (*SPUs – Synergistic Processing Units*). Клетъчният процесор е вграден в *Sony PlayStation 3*.



Комерсиални продукти

- Компанията *Intel* произвежда първия двуядрен процесор за масовия пазар *Celeron Dual Core*, последван от двуядрените процесори *Core Duo* и *Core 2 Duo*, *Itanium 2*, *Pentium D*, както и четириядрените процесори *Core 2 Quad* и *Core i7*.
- Процесорът *Xeon* се произвежда в дву-, четири-, и шест-ядрен варианти.



Комерсиални продукти

- Компанията *AMD* предлага фамилията двуядрени процесори за настолни компютри *Athlon 64*, *Athlon 64 FX*, и *Athlon 64 X2*, двуядрените и четириядрените процесори *Opteron* за работни станции и сървъри, триядрените и четириядрените процесори *Phenom* за настолни компютри, двуядрения процесор *Sempron X2* за ниско бюджетни системи, двуядрения процесор *Turion 64 X2* за мобилни компютри, както и графичните 10-ядрени процесори *Radeon* и *FireStream*.



Комерсиални продукти

- Компанията Sun Microsystems произвежда двуюдрените процесори *UltraSPARC IV* и *UltraSPARC IV+*, осемядрените процесори *UltraSPARC T1* с възможност за паралелна обработка на 32 нишки, и *UltraSPARC T2* с възможност за паралелна обработка на 64 нишки.




Многоядрената асоциация ***(Multicore Association)***

- индустриален консорциум с идеална цел, основан през 2005г., чиято цел е промоцирането на многоядрените технологии (<http://www.multicore-association.org>)
- Целта на асоциацията е създаването на стандартни приложни програмни интерфейси (*APIs*), спецификации и практически насоки за програмистите за усвояване и приложение на многоядрените технологии.
- Консорциумът осигурява неутрален форум за производители и потребители за обмяна на опит и идеи за продукти, свързани с многоядрените технологии, като процесори, инфраструктура, устройства, софтуер и приложения.
- Членовете на асоциацията са както производителите на процесори, операционни системи, компилатори, средства за развитие, и симулатори, така и проектантите на системи и приложен софтуер.

Многоядрената асоциация (Multicore Association)

- Компаниите, участващи в многоядрената асоциация са *CAPS Enterprise, Codeplay, CriticalBlue, Enea, eSOL, Freescale Semiconductor, Imperas, Intel, Mentor Graphics, MIPS Technologies, National Instruments, NEC Electronics America, Tiler, Trango Virtual Processors, Университета на Йорк, Nokia Siemens Networks, PolyCore Software, Plurality, QNX, Texas Instruments, VirtualLogix, WindRiver*



Работните групи на многоядрената асоциация

- *Практики за програмиране на многоядрени платформи (Multicore Programming Practices – MPP)*
- *Приложни програмни интерфейси за управление на ресурсите (Multicore Resource Management API – MRAPI)*
- *Хипервайзор (Hypervisor)*

Работните групи на многоядрената асоциация

- *Практики за програмиране на многоядрени платформи (Multicore Programming Practices – MPP) – насоки за разработване на софтуер.*
- Първоначално групата анализира най-добрите практики за паралелно програмиране на C++, като обобщава опита на програмисти, компютърни архитекти и проектанти на средства за развитие и преразглежда терминологията, методологията, методите за кодиране, оценяването на производителността, анализа на зависимостите и междупроцесорната комуникация.
- Основната цел е разработването на методологична рамка за разработката на софтуер за многоядрени платформи;




Работните групи на многоядрената асоциация

- *Приложни програмни интерфейси за управление на ресурсите (Multicore Resource Management API – MRAPI)* – спецификация за управлението на ресурсите на приложно ниво

Работните групи на многоядрената асоциация

- *Хипервайзор (Hypervisor)* – дефиниране и оптимизиране на функции и информация за паравиртуализация за комуникация с вграден хипервайзор, като се обхващат аспектите на управление на ресурсите, баланс на товара и настройване на приложни програмни интерфейси.

Архитектурата на двуядрен процесор с отделни кеш-памети




Архитектурата на двуядрен процесор с обща кеш-памет




Архитектурата на двуядрен процесор с хипернишкова технология




Модел на МНОГОНИШКОВА обработка




Поток от нишки в изпълнителна среда







Мащабиране



Ефективна производителност на система, базирана на двуядрени процесори





Комерсиални продукти

- *POWER5* е микропроцесор, разработен от IBM, и представлява подобрен вариант на *POWER4* като принципните промени са едновременната многонишкова обработка (*SMT*) и контролер на паметта, вграден в чипа. Всеки процесор поддържа две апаратни нишки.
- *POWER5* е многоядрен чип с два физически процесора като всеки чип поддържа 4 логически нишки.
- *POWER5* може да бъде имплементиран като модул с един, два или четири двуждрени процесора.
- модулът *POWER5 MCM* е с 4 двуждрени чипа и 4 външни L3 кеш модула по 36MB.
- При високопроизводителните системи няколко процесора *POWER5* се групират за формирането на един векторен процесор като се използва технологията *ViVA (Virtual Vector Architecture)*.

Микропроцесорната архитектура *Cell*

- *Cell Broadband Engine Architecture, CBEA, Cell BE*) е разработена съвместно от *Sony Computer Entertainment, Toshiba, и IBM*, алианс, известен като *STI*.
- Архитектурният дизайн и първата имплементация са направени в проектантския център на *STI* в Остин, Тексас за периода 2001-2005г. с бюджет по данни на *IBM* в размер на \$400 милиона.
- *Cell* комбинира универсално ядро с *POWER* архитектура и копроцесорни елементи, които ускоряват векторните и мултимедийните приложения.
- Използването на подсистемата памет XDR и системната комуникационна мрежа, поддържаща кохерентност EIB (Element Interconnect Bus) осигурява възможност за вграждането на *Cell* в суперкомпютри.
- *Cell* архитектурата включва архитектура на кохерентна памет, патентована от *IBM*.



Процесорът *Cell*



- Процесорът *Cell* съдържа 4 основни компонента: главен процесор *Power Processing Element (PPE)* с едновременна многонишкова обработка, 8 копроцесора с пълна функционалност, наричани синергистични процесорни елементи (*SPE*), специализирана високоскоростна кръгова шина за данни (*EIB*), свързваща процесора *PPE*, синергистичните копроцесори и входно-изходните елементи, и външни входни и изходни структури.
- За ускоряване на числените приложения на *PPE* и синергистичните копроцесори е осигурен директен достъп до главната памет и дисковете при поддържана пълна кохерентност на кешовете.
- Както *PPE*, така и синергистичните копроцесори имат *RISC* архитектура с фиксиран 32-битов формат. Синергистичните копроцесори имат SIMD архитектура.




PowerXCell 8i

- През 2008г. *IBM* анонсира *PowerXCell 8i*, произвеждан с 65 nm технология и представляващ ревизиран вариант на Cell. *PowerXCell 8i* се влага в *QS22 Blade* сървъри на *IBM* и може да поддържа до 32GB памет DDR.
- Осигурява производителност 14-102 *GFLOPS* за 8-те синергистични процесори.
- Най-бързият суперкомпютър в света, *IBM Roadrunner* (1,026 *petaFLOPS*), представлява хибридна система, съдържаща 13 000 *PowerXCell 8i* процесора заедно със 7000 процесора *AMD Opteron* с *CISC* архитектура.

МНОГОЯДРЕНИ ПРОЦЕСОРИ




Многоядрени процесори TILE64 на Tiler




- Фамилия многоядрени процесори TILE64 на Tiler за вградени системи с висока производителност
- Решетка от 8x8 (64) еднакви ядра (плочки-tiles), свързани с мрежа iMesh™ в чипа (on-chip network) с пропускателна способност 31 Tbps
- Всяка плочка съдържа процесор, кешове L1 и L2, както и неблокиращ комутатор, който свързва плочката към мрежата iMesh
- Всяка плочка може да се управлява от независима ОС или група плочки могат да бъдат управлявани от мултипроцесорна ОС като SMP Linux

Многоядрени процесори TILE64 на Tiler




- Тактова честота - 700 до 866 MHz
- Паралелизми от вида ILP – три-пътен VLIW инструкционен конвейер
- Вграден кеш (on-chip cache) с капацитет 5 Mbytes
- Максимална производителност 443 BOPS (милиарда операции за секунда)
- 4 контролера на паметта DDR2
- Библиотеки за ефективна комуникация между плочките, Tiler Multicore Components TMS™, имплементиращи стандартен механизъм за комуникация между ядрата
- При липса на товар с цел постигане на енергийна ефективност плочките могат да преминават в режим low power sleep mode



Многоядрени сигнални процесори (Multi-core digital signal processors)


- При цифровите сигнални процесори основната операция е **multiply–accumulate**. Хардуерното устройство, което изпълнява тази операция, е известно като **multiplier–accumulator** (MAC, или MAC unit); операцията също се нарича MAC или MAC operation.
 - В съвременните компютри операцията MAC се имплементира с комбинаторна логика, суматор и акумулатор

$$a \leftarrow a + (b * s)$$



Многоядрени сигнални процесори (Multi-core digital signal processors)

- Първите процесори, при които се вгражда операцията MAC, са цифровите сигнални процесори (digital signal processors – DSP), но тази техника се използва и при универсалните процесори.
- Операцията $a+bx\ c$ - **Fused multiply–add (FMA)** - представлява операция multiply–add operation със закръгляване, и се изпълнява за една стъпка
- Операцията FMA се използва за ефективна софтуерна имплементация на операциите делене и квадратен корен, като се елиминира необходимостта от специализиран хардуер за поддръжката на тези операции
- Операцията FMA е включена в стандарта IEEE 754-2008
- Стандартът на езика C programming language поддържа FMA посредством стандартната библиотечна функция *fma*.




Многоядрени сигнални процесори (Multi-core digital signal processors)

- За първи път операцията FMA се вгражда в процесора IBM POWER1, а после в Fujitsu SPARC64 VI (2007), HP PA-8000, SCE-Toshiba Emotion Engine, Intel Itanium (2001), STI Cell (2006), (MIPS-compatible) Loongson-2F(2008), AMD Bulldozer (2011) feature FMA4 extension на x86 instruction set.
- Intel планира имплементация на FMA3 в процесорите с Haswell microarchitecture през 2012.
- FMA е вградена в NVIDIA GeForce 200 Series (GTX 200) GPUs, GeForce 400 Series, GeForce 500 Series GPUs и NVIDIA Tesla C1060 Computing Processor & C2050 / C2070 GPU Computing Processor GPGPUs
- FMA е прибавена към AMD Radeon line с HD 5000 series

picoArray на Picochip

- Многоядрени DSP на английската фирма Picochip (2000г.)
- PC102 and PC202/203/205 с производителност 40 GMACS и 200 GIPS
- Многоядреният DSP интегрират 250-300 индивидуални DSP ядра в един чип.
- Всяко ядро е 16-битов процесор с Harvard architecture, локална памет и 3-way VLIW.

**Harvard architecture –
едновременен достъп
до паметта с инструкции
и паметта с данни**






picoArray на Picochip

- Всеки процесор може да бъде кодиран неезависимо (ANSI C или асемблер) и може да комуникира с всеки друг чрез обмен на съобщения през вътрешната мрежа
- Компанията се фокусира върху безжични инфраструктури
- Еталонни програми за вградени системи Berkeley Design (BDTI). (<http://www.bdti.com/Services/Benchmarks>)
- Инвеститорите са Atlas Venture, AT&T, Highland Capital Partners, Intel Capital, Pond Venture Partners, Rothschild, Samsung и Scottish Equity Partners.
- През януари 2012г. Picochip е закупена от калифорнийската компания Mindspeed Technologies, Inc. За \$52 млн.
- Производителност на многоядрените безжични процесори (Multi-Core Wireless Processors)- 262 GIPS, 35 GMACS

picoArray PC202




248 ядра
Перспектива
– 350 ядра




Иновационна програма на компанията Intel за терамащабни изчисления (Intel Tera-scale Computing Research Program)

- за изграждането на бъдещето на процесорите и платформите на *Intel* обхваща повече от 100 научно-изследователски проекта в света за посрещане на предизвикателствата при изграждането и програмирането на системи с десетки енергийно-ефективни ядра и сложна йерархия на паметта.
- Терминът “терамащабни” се отнася за терабайтовете от данни, които ще бъдат обработвани от бъдещите платформи с изчислителна производителност от порядъка на teraflops. Очакваната производителност е 1000 пъти по-висока от съвременните гига-мащабни изчислителни системи.



Ключовите атрибути на терамащабните платформи

- *Програмируемост* – създаването на нови и развитие на съществуващите програмни модели, средства за развитие и настройка на програми, и създаване на нови еталони за оценка на производителността за високо паралелни приложения;
- *Адаптируемост* – платформата трябва да може да се конфигурира за различни работни режими и изчислителни товари, както и за да се адаптира към промени в апаратната среда спрямо термални и енергийни фактори;




Ключовите атрибути на терамащабните платформи

- ***Надеждност*** – поради агресивния излишък надеждността на платформите трябва да се увеличи независимо от повишената сложност;
- ***Доверителност*** – да осигурява доверителна среда независимо от гъвкавостта и сложността на дизайна;
- ***Мащабиране*** – производителността трябва да се повишава с увеличаване на броя на ядрата.



Изследваните области в програмата

- микропроцесори,
- платформи и
- развитие на софтуера



Терамащабни микропроцесори

- преминаването от 45nm към 32nm или дори 22nm технология за производство на интегрални схеми
- Очаква се, че при новата 32nm технология ще се удвои броя на транзисторите в чипа (в съответствие със закона на Мур).
- Увеличеният брой транзистори ще даде възможност за производството на процесори с много ядра в един чип (*chip-level multiprocessing – CMP*).
- Задачите могат да бъдат разпределяни за изпълнение от групи ядра, които работят координирано.




Ключовите аспекти

- оптимизиран дизайн на ядрото,
- устройства с фиксирана функционалност,
- мащабирана структура на връзките в чипа
- ефективно енергийно управление.

Терамащабен процесорен чип




- HDV** TV С ВИСОКА РЕЗОЛЮЦИЯ
- СУ** КРИПТО БЛОК
- DSP** ЦИФРОВ СИГНАЛЕН ПРОЦЕСОР
- GFX** ГРАФИЧЕН АКСЕЛЕРАТОР





80-ядрен процесор на *Intel*

- През февруари 2007г. проектантите на *Intel Corporation* обявиха създаването на първия в света 80-ядрен процесор, който консумира енергия 62 вата, почти колкото съвременните домашни електроуреди, и достига производителност в обхвата на *Teraflops*.
- За пръв път производителност в обхвата на *Teraflops* е постигната през 1996г. от суперкомпютъра *ASCI Red*, създаден от *Intel* за Националната лаборатория Сандия в САЩ.
- Суперкомпютърът *ASCI Red* съдържаше 10 000 процесора Pentium Pro и консумираше повече от 500 киловата.



Развитието на софтуера за терамащабни платформи

- *да оползотворява оптимално изчислителните ресурси на терамащабните платформи,*
- *поставя най-големите предизвикателства в програмата за терамащабни изчисления на компанията Intel.*

Развитието на софтуера за терамащабни платформи

- Първото преизвикателство е да се открият приложения и работни товари, които могат да оползотворят масивната изчислителна плътност на терамащабните платформи
- Целта е да се определят характеристиките на потенциалните работни товари и алгоритми, след което да се разработят технологии за развитието на паралелни приложения и мащабирането им върху терамащабните платформи.

Развитието на софтуера за терамащабни платформи

- Високата степен на паралелизъм увеличава проблемите за програмистите като синхронизацията на нишките без мъртво блокиране и хазартите при достъпите до общата памет.
- В компанията *Intel* се разработват софтуерни технологии, които да дадат решение на тези проблеми като напр. технологията на транзакционната памет (transactional memory), при която заключването на шината при атомичните операции се имплементира автоматично без участието на програмиста.
- Образователна програма на Intel

Развитието на софтуера за терамащабни платформи

- Очевидно, кодовете на всички приложения не могат да бъдат пренаписани за да се използват предимствата на паралелната програмна среда.
- *Intel* разработва техники за компилиране и изпълнителни среди, които автоматично паралелизират еднонишковия код.
- Техниките за автоматична паралелизация имат значителни недостатъци в сравнение с подхода за написване на кода с цел паралелна имплементация.

Бъдещите потребителски модели

- *Intel* изследва класовете от изчислителни “способности”, които ще бъдат необходими за терамащабните приложения, и ги класифицира в три основни класа, обозначавани като *RMS*:
 - (1) разпознаване (*Recognition*),
 - (2) изследване (*Mining*) и
 - (3) синтез (*Synthesis*).

Бъдещите потребителски модели

- **Разпознаване** – технологиите за обучение на машината (*machine learning capabilities*) дават възможност на компютрите да “прегледат” данните и образите и да конструират математически модели, базирани на идентифицираните качества, напр. създаването на модел на лицето на дадена личност;

Бъдещите потребителски модели

- *Изследване* – способността за преглеждане и пресяване на големи масиви от данни, свързани с моделите, и намирането на инстанция на специфичен модел (напр. откриването на лицето на специфицирана личност в големи масиви данни, съдържащи голям брой изображения с различна резолюция и при различно осветяване);

Бъдещите потребителски модели

- **Синтез** – способността да се изследват теоретични сценарии посредством конструирането на нови инстанции на модела (напр. конструирането на лицето на дадена личност при промяна на възрастта му).

Пример на RMS

ИЗЧИСЛИТЕЛЕН ТОВАР

- “компютърният асистент”, който се използва за обгрижване на възрастните или болните. С помощта на безжични *Web* камери, монтирани в дома на надзиравания болен (или възрастен човек), терамащабният компютър може да разпознае надзираваната личност и да моделира очакваното му поведение.
- Компютърът може да потвърди, че болният си взема лекарствата в определеното време, или не си оставя готварската печка включена.




Пример на RMS

ИЗЧИСЛИТЕЛЕН ТОВАР

- Този тип моделиране ще помогне за намаляване на рисковете за здравето на възрастните и ще увеличи способността им да разчитат на себе си. Обработката на изображения, дедуктивната логика, предвиждането на потенциално опасни сценарии, и сигурността на личните данни изискват изключително висока производителност на компютърната платформа.
- Моделът на *RMS* приложението е твърде общ по своя характер и предявява изисквания за високопроизводителни изчисления, създаване на цифрово съдържание, компютърно зрение и компютърен интелект.


Създаването на реалистичен прототип на приложенията дава възможност на изследователите на Intel да тестват многонишковото мащабиране





Терамащабните изчисления

- Терамащабните изчисления не са ново формулирана цел за компанията *Intel*, а представляват имплементиране на *Платформа 2015*.
- Тази програма отразява и реализира дългосрочните виждания на компанията за *колективната еволюция на компютърните технологии, интерфейси и инфраструктури* като се очаква архитектурните иновации и ядрата да осъществят тази еволюция.



КРАЙ